IBM làm nên kỳ tích cho ngành chip

IBM ngày 26/6 chính thức công bố công nghệ mà họ cho là đầu tiên trên thế giới có khả năng sản xuất chip nhỏ hơn 1 nm.

Theo đó, nguyên mẫu chip mới của IBM có kích thước chỉ 0,7 nm, chứa khoảng 100 tỷ bóng bán dẫn trên một diện tích chỉ bằng móng tay. Để so sánh, mật độ này cao gấp đôi so với công nghệ tối tân nhất mà hãng từng công bố vào năm 2021.

Thiết kế này có thể mở đường cho những hệ thống máy tính nhanh hơn và tiết kiệm năng lượng hơn trong nhiều năm tới.

Thậm chí, theo các nhà khoa học, kiến trúc mới này một ngày nào đó có thể dẫn đến việc chế tạo các bóng bán dẫn nhỏ đến 0,1 nm.

Bước nhảy vọt mang tính bước ngoặt

Năm 1963, khi còn ở Fairchild và giữ chức giám đốc nghiên cứu và phát triển, Gordon Moore đã viết một chương sách mô tả những gì sẽ trở thành tiền thân của định luật nổi tiếng cùng tên.

Được phát hiện vào năm 1965, định luật Moore đã trở thành quy tắc cho sự tiến bộ của công nghệ bán dẫn. Theo định luật này, lượng bóng bán dẫn (transistor) trên một con chip sẽ tăng gấp đôi sau mỗi 2 năm, trong khi mức năng lượng tiêu thụ giảm đi một nửa.

Định luật Moore sẽ còn đúng thêm ít nhất 10 năm nữa. Ảnh: Intel.

Sau đó, ông Moore bổ sung thêm 2 hệ quả là công nghệ phát triển sẽ khiến việc chế tạo máy tính ngày càng đắt đỏ hơn và người tiêu dùng ngày càng phải trả ít tiền hơn cho máy tính vì sẽ có rất nhiều chiếc được bán ra.

Sau nửa thế kỷ, định luật Moore vẫn luôn được duy trì. Khi Intel ra mắt chip xử lý đầu tiên vào đầu thập niên 1970, nó chỉ có 2.000 bóng bán dẫn nhưng giờ đây, một chip xử lý trên iPhone có hàng tỷ bóng bán dẫn.

Trong hơn 50 năm qua, các nhà sản xuất chip đã liên tục tạo ra những cỗ máy tính mạnh mẽ hơn bằng cách tuân theo nguyên lý cốt lõi của Định luật Moore: Nhồi nhét ngày càng nhiều bóng bán dẫn lên một con chip.

Để làm được điều này, họ liên tục thu nhỏ kích thước của các transistor — những công tắc siêu nhỏ thực hiện các phép tính.

Tuy nhiên, trong 15 năm trở lại đây, kích thước của transistor đã tiến sát đến giới hạn mà cơ học lượng tử bắt đầu can thiệp vào hoạt động của chúng là chỉ vỏn vẹn vài chục nanomet. Nói cách khác, đã có lúc các nhà khoa học cho rằng transistor không thể bị thu nhỏ thêm nữa.

Để giải quyết bài toán này, các kỹ sư trong toàn ngành đã đề xuất chuyển hướng sang phương pháp quen thuộc với quy hoạch đô thị. Cụ thể, thay vì nhồi nhét vào kích thước, kiến trúc mới sẽ "xây lên cao" để nhét thêm transistor lên chip.

Con chip mới của IBM cũng áp dụng chiến lược này. Kiến trúc mới, được gọi là nanostack (xếp chồng nano), sẽ xếp chồng các bóng bán dẫn theo chiều dọc thành hai lớp trên một vi mạch silicon.

"Bánh kem nhiều tầng"

Theo MIT Technology Review, các kỹ sư đã tạo ra con chip mới của IBM theo từng lớp một, giống như làm một chiếc bánh kem.

Họ bắt đầu bằng việc chế tạo các bóng bán dẫn trên một lớp silicon. Sau đó, họ đặt một lớp silicon khác lên trên các thiết bị này và tiếp tục chế tạo một lớp bóng bán dẫn thứ hai ngay phía trên. Cuối cùng là thiết lập các kết nối điện giữa hai lớp linh kiện.

Nguyên mẫu chip mới của IBM có kích thước chỉ 0,7 nm. Ảnh: IBM.

Theo giải thích của Qing Cao, giáo sư khoa học vật liệu và kỹ thuật tại Đại học Illinois, cấu trúc xếp chồng theo chiều dọc này, bằng cách kết hợp hai loại bóng bán dẫn khác nhau, được gọi là bóng bán dẫn hiệu ứng trường bù (CFET).

IBM không phải là cái tên duy nhất theo đuổi cách tiếp cận này. Các nhà sản xuất chip lớn nhất thế giới như Intel, Samsung, TSMC và phòng thí nghiệm đối thủ Imec tại Bỉ đều đang nghiên cứu CFET.

Tuy nhiên, IBM cho biết thiết kế của họ khác biệt ở chỗ là các bóng bán dẫn ở lớp thứ hai không nằm trực tiếp ngay trên đỉnh các bóng bán dẫn của lớp thứ nhất.

Thay vào đó, chúng được sắp xếp đặt so le với nhau. Gã khổng lồ điện toán nước Mỹ khẳng định kết cấu này giúp đơn giản hóa việc đi dây dẫn, cùng nhiều lợi ích khác.

Trong khi đó, giáo sư Cao nhận định công nghệ CFET trong kiến trúc nanostack của IBM trái ngược với một phương pháp phổ biến khác dùng để chế tạo chip hai tầng.

Thông thường, các kỹ sư sẽ chế tạo các bóng bán dẫn trên mỗi lớp chip một cách độc lập trước khi dán hai lớp lại với nhau. Tuy nhiên, phương pháp chế tạo trực tiếp của IBM cho phép căn chỉnh các lớp chính xác hơn, một yếu tố quan trọng đối với hiệu suất bởi kích thước của các bóng bán dẫn là quá nhỏ.

Trong tương lai, các nhà sản xuất chip có thể cố gắng tăng mật độ bóng bán dẫn bằng cách xây thêm nhiều tầng hơn nữa.

Bên trong kiến trúc Nanostack của IBM. Ảnh: IBM.

Tuy nhiên, theo giáo sư Cao, họ sẽ phải đối mặt với những rào cản thực tế khốc liệt. Quá trình sản xuất luôn đi kèm với sai số, đồng nghĩa với việc sẽ có một tỷ lệ chip bị lỗi nhất định khi xuất xưởng.

"Ở đây, bạn đang xây dựng thêm một lớp mới chồng lên trên, vì vậy nếu lớp trên hoặc lớp dưới bị lỗi, toàn bộ con chip của bạn sẽ trở thành đồ bỏ đi", ông Cao cho biết. Nói cách khác, so với con chip chỉ có một lớp, tỷ lệ hỏng hóc khi sử dụng kiến trúc nhiều tầng sẽ tăng lên, và điều đó gây tổn thất chi phí nặng nề.

Ngoài ra, một thách thức cốt lõi khác là công suất thiết kế nhiệt. Về cơ bản, các kỹ sư cần phải tìm ra cách chế tạo từng lớp mà không làm nóng chảy các kết nối của lớp nằm ngay bên dưới

Điều này bắt buộc các quy trình sản xuất phải được duy trì ở mức nhiệt dưới 400 độ C. Trong kiến trúc của IBM, hãng đã tìm ra cách để chế tạo lớp thứ hai ở nhiệt độ đủ thấp, mặc dù công ty vẫn giữ kín bí mật công nghệ này.

Anh Tuấn